Intel presenta PowerVia, que resuelve cuellos de botella

El chip demuestra su capacidad para ofrecer una utilización de celdas superior al 90%, y un importante escalado de transistores, lo que permitía a los diseñadores de chips conseguir mejoras de rendimiento y eficiencia en sus productos.

Publicado el 06 Jun 2023

Intel presenta PowerVia, que resuelve cuellos de botella

Intel es la primera empresa del sector en implementar el suministro de energía por la parte trasera en un chip de prueba similar a un producto, logrando el rendimiento necesario para impulsar al sector hacia la próxima era de la informática. PowerVia, que se introducirá en el nodo de proceso Intel 20A en el primer semestre de 2024, es la solución de suministro de energía trasera y, con ella, Intel resuelve el creciente problema de los cuellos de botella de interconexión en el escalado de área trasladando el enrutamiento de la alimentación a la parte posterior de la oblea.

“PowerVia supone un hito importante en nuestra estrategia de ‘cinco nodos en cuatro años’ y en nuestro camino para lograr el objetivo de un billón de transistores en un paquete en 2030. El uso de un nodo de proceso de prueba y el posterior chip nos permitieron reducir el riesgo de la potencia trasera para nuestros nodos de proceso líder, colocando a Intel un nodo por delante de sus competidores en la introducción de la potencia trasera en el mercado”, asegura Ben Sell, Vicepresidente de Desarrollo Tecnológico de Intel.

¿Cómo funciona?

Intel desvinculó el desarrollo de PowerVia del desarrollo de transistores para garantizar su preparación para la implementación en silicio basada en los nodos de proceso Intel 20A e Intel 18A. PowerVia se testó en su propio nodo de prueba interno para depurar y garantizar la buena funcionalidad de la tecnología antes de su integración con RibbonFET en Intel 20A. Tras la fabricación y los test en un chip de prueba de silicio, se confirmó que PowerVia aportaba un uso notablemente eficiente de los recursos de dicho chip, con una utilización de celdas superior al 90% y un importante escalado de transistores, lo que permitía a los diseñadores de chips conseguir mejoras de rendimiento y eficiencia en sus productos.

PowerVia asegura estar muy por delante de las soluciones de alimentación trasera de la competencia, ofreciendo a los diseñadores de chips -incluidos los clientes de Intel Foundry Services (IFS)- una vía más rápida para obtener valiosas ganancias de energía y rendimiento en sus productos. La compañía tiene un largo historial de introducción de las nuevas tecnologías más críticas del sector, como el silicio tenso, la puerta metálica Hi-K y FinFET, para impulsar la Ley de Moore. Así, con PowerVia y la tecnología RibbonFET que llegarán en 2024, Intel sigue liderando el sector en diseño de chips e innovaciones de procesos.

¿Qué problemas resuelve?

PowerVia representa la primera tecnología capaz de resolver el creciente problema de los cuellos de botella en las interconexiones para los diseñadores de chips. Los crecientes casos de uso, como la inteligencia artificial y los gráficos, requieren transistores más pequeños, más densos y más potentes para satisfacer las demandas informáticas cada vez mayores. En la actualidad, y desde hace muchas décadas, las líneas de alimentación y de señal de la arquitectura de un transistor compiten por los mismos recursos. Al separarlas, los chips pueden aumentar el rendimiento y la eficiencia energética, y ofrecer mejores resultados a los clientes. El suministro de potencia por la parte trasera es vital para el escalado de los transistores, ya que permite a los diseñadores de chips aumentar la densidad de transistores sin sacrificar recursos para ofrecer más potencia y rendimiento que nunca.

¿Qué te ha parecido este artículo?

Tu opinión es importante para nosotros.

D
Redacción Data Center Market

Artículos relacionados

Artículo 1 de 5